欧美一级婬片免费午夜视频_88精品国产免费_午夜宅男国产在线播放_亚洲高清无码在线观看_免费A级毛片在线播放不收费

關(guān)注微信 意見反饋

掃描關(guān)注摩爾人半導(dǎo)體招聘

摩爾人招聘
確定

您已提交成功

查看幫助中心
對職位有興趣?上傳您的簡歷無需注冊,即可直接投遞您心儀的職位
長川科技

FPGA高級工程師

收藏職位
  • 我要分享
  • 35萬-60萬/年
  • 成都
  • |
  • 5年以上
  • |
  • 本科
  • |
  • 全職

職位誘惑: 年終獎金,五險一金,十五薪,股票期權(quán)

發(fā)布時間: 2022-04-19發(fā)布

職位描述

崗位職責(zé):
1.根據(jù)系統(tǒng)設(shè)計架構(gòu),輔助設(shè)計整機工作流程,主導(dǎo)設(shè)計FFGA工作子流程;
2.根據(jù)板卡需求完成板級FFGA選型、方案設(shè)計、開發(fā)、仿真及調(diào)試;
3.組織、指導(dǎo)工程師完程 FFGA 子模塊開發(fā)、子模塊整合、仿真、調(diào)試工作;
4.根據(jù)整機成本、性能要求進行整體優(yōu)化設(shè)計;
5.組織、指導(dǎo)工程師完成硬件電路的整機調(diào)試、問題定位、指標優(yōu)化;
6.根據(jù) FFGA 開發(fā)流程補充元善現(xiàn)有文檔體系;
7.組織、指導(dǎo)工程師產(chǎn)品、技術(shù)資料的設(shè)計整理和歸檔。

崗位要求:
1.精通 Xilinx/Altera芯片開發(fā)環(huán)境及仿真調(diào)試工具;
2.熟練使用各類片上資源,進行資源優(yōu)化、性能優(yōu)化;
3.精通 VerilogHDL 語言和時序約束、時序分析、時序優(yōu)化方法,掌握FFGA設(shè)計、開發(fā)流程和仿真技術(shù),具有獨立的FPGA編碼、仿真、調(diào)試能力;
4.有DD3/4、USB3.0、G1GE、PCIe接口FPGA開發(fā)經(jīng)驗優(yōu)先;
5.有Soc架構(gòu)FFGA/ASIC設(shè)計經(jīng)驗,掌握AXI總線協(xié)議者優(yōu)先;
6.具備良好的溝通能力,有過管理經(jīng)驗者優(yōu)先。

職位發(fā)布者

梅鑫

HR

7天

簡歷處理用時

100%

簡歷及時處理率

您還未登錄。已有賬號, 點此登錄,直接投遞

推薦朋友

一鍵投遞
杭州長川科技股份有限公司

長川科技

領(lǐng)域: 消費電子,智能硬件,通信網(wǎng)絡(luò)

規(guī)模: 1000人以上

主頁: http://www.hzcctech.com/

工作地址:

成都市武侯區(qū)蜀都中心-二期

查看完整地圖